幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

人工智慧晶元設計(工業和信息化部十四五規劃教材)

  • 作者：編者:周巍//陳雷//張冠文|責編:孟宇
  • 出版社：電子工業
  • ISBN：9787121480232
  • 出版日期：2024/08/01
  • 裝幀：平裝
  • 頁數：214
人民幣：RMB 69.8 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    本書主要介紹人工智慧晶元設計相關的知識，包括作為人工智慧晶元設計基礎的數字集成電路、電路設計知識和數字集成電路系統設計知識，進而分析人工智慧晶元設計面臨的挑戰，由此引出本書的重點：人工智慧晶元的數據流設計和架構設計，包括了塊浮點數設計、卷積神經網路數據量化演算法、稀疏化演算法、加速器系統控制策略、卷積層加速器設計、全連接層加速器設計等前沿技術。本書在幫助讀者獲得對人工智慧晶元設計全面理解的基礎上，使讀者也能更好地把握人工智慧晶元設計的重點和方向，為讀者在此領域進一步研究和開發打下堅實的基礎。
    本書可作為普通高等學校電子信息類專業、人工智慧專業、電腦類專業本科生的教材，也可作為從事人工智慧晶元設計的工程技術人員的參考書。
作者介紹
編者:周巍//陳雷//張冠文|責編:孟宇
目錄
第1章  導論
  1.1  半導體晶元技術概論
  1.2  集成半導體器件技術
  1.3  工藝技術與設計規則
    1.3.1  簡介
    1.3.2  CMOS工藝
    1.3.3  設計規則
  習題
第2章  數字集成電路設計
  2.1  CMOS電路設計
    2.1.1  CMOS反相器設計
    2.1.2  CMOS組合邏輯電路設計
  2.2  時序電路設計
    2.2.1  概述
    2.2.2  靜態元件
    2.2.3  動態元件
  習題
第3章  數字集成電路系統設計
  3.1  數字晶元設計策略
    3.1.1  引言
    3.1.2  數字晶元設計的基本策略
    3.1.3  數字晶元設計的流程
    3.1.4  數字晶元設計的優化技術
    3.1.5  數字晶元設計的發展趨勢
  3.2  互連線設計
    3.2.1  互連線設計概述
    3.2.2  互連參數
    3.2.3  互連線模型
    3.2.4  SPICE模型
    3.2.5  小結
  3.3  系統中的時序問題
    3.3.1  基本時序概念
    3.3.2  時序路徑
    3.3.3  時序約束
    3.3.4  靜態時序分析
  3.4  運算功能塊設計
    3.4.1  數據通路
    3.4.2  運算單元
  3.5  存儲器和陣列結構
    3.5.1  存儲器簡介
    3.5.2  SRAM
    3.5.3  行電路
    3.5.4  列電路
第4章  人工智慧與深度學習
  4.1  人工智慧
  4.2  深度學習
  4.3  卷積神經絡
    4.3.1  卷積神經絡的演算法特徵
    4.3.2  卷積神經絡的層級結構
    4.3.3  卷積神經絡加速運算

第5章  人工智慧晶元簡介
  5.1  人工智慧晶元的定義
  5.2  人工智慧晶元的發展歷史
  5.3  人工智慧晶元的分類
    5.3.1  基於應用領域的分類
    5.3.2  基於計算架構的分類
  5.4  人工智慧晶元的應用
    5.4.1  人工智慧晶元在電腦視覺領域的應用
    5.4.2  人工智慧晶元在自然語言處理領域的應用
    5.4.3  人工智慧晶元在語音識別領域的應用
    5.4.4  人工智慧晶元在嵌入式系統領域的應用
    5.4.5  人工智慧晶元在醫療健康領域的應用
  5.5  總結
    5.5.1  人工智慧晶元的發展和應用前景
    5.5.2  發展人工智慧晶元的挑戰和機遇
第6章  人工智慧晶元數據流設計
  6.1  卷積神經絡模型分析
  6.2  塊浮點數設計
    6.2.1  浮點數量化分析
    6.2.2  塊浮點數結構設計
    6.2.3  無偏差溢出數據處理
  6.3  卷積神經絡數據量化演算法
    6.3.1  輕量級塊劃分模式
    6.3.2  低位塊浮點數設計
    6.3.3  面向硬體加速器的塊浮點數據流結構
    6.3.4  四階誤差分析模型
  6.4  卷積神經絡稀疏化演算法
    6.4.1  卷積層稀疏化演算法
    6.4.2  全連接層稀疏化演算法
    6.4.3  卷積神經絡整體稀疏化演算法
  6.5  基於Low-Ra特性的加速演算法
    6.5.1  卷積神經絡的Low-Ra特性
    6.5.2  基於Low-Ra的卷積層加速方案
    6.5.3  基於奇異值分解的全連接層加速方案
    6.5.4  總體加速方案
    6.5.5  實驗結果與分析
  習題
第7章  人工智慧晶元架構設計
  7.1  卷積神經絡加速器整體設計
    7.1.1  加速器設計分析
    7.1.2  加速器系統架構
    7.1.3  硬體架構運行機理
  7.2  加速器系統控制策略
    7.2.1  基於循環分塊的卷積運算策略
    7.2.2  存算並行與流水控制
  7.3  卷積層加速器設計
    7.3.1  卷積加速器整體設計
    7.3.2  混合計算分析
    7.3.3  混合算術卷積引擎設計
    7.3.4  片上存儲系統設計

    7.3.5  稀疏化卷積計算調度系統
  7.4  全連接層加速器設計
    7.4.1  全連接層存儲方案
    7.4.2  計算單元設計
  7.5  存儲管理單元
    7.5.1  存儲管理單元的重要性
    7.5.2  存儲管理單元架構設計
    7.5.3  系統帶寬需求分析
    7.5.4  緩存設計和其他模塊的協調工作
    7.5.5  緩存設計比較
  習題
附錄A
參考文獻

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032