幫助中心 | 我的帳號 | 關於我們
進階搜尋
car

同類熱銷排行榜

最近瀏覽的商品

並行多核體系結構基礎/電腦科學叢書

  • 作者：(美)湯孟岩|譯者:錢德沛//楊海龍//王銳//欒鍾治//劉軼
  • 出版社：機械工業
  • ISBN：9787111610410
  • 出版日期：2019/01/01
  • 裝幀：平裝
  • 頁數：372
人民幣：RMB 99 元      售價：元
放入購物車
加入收藏夾
內容大鋼
    並行編程和性能調優對許多程序員而言已經成為不可或缺的能力。湯孟岩著的《並行多核體系結構基礎/電腦科學叢書》以問題為引導，系統地講解了並行多核體系結構中的根本問題。第一部分(第2?4章)介紹了在共享存儲多處理器中的編程問題，如編程模型、規則和非規則應用的井行化技術。第二部分(第5?12章)介紹了共享存儲多處理器體系結構，包括存儲層次、設計共享存儲並行多處理器時的基本問題、緩存一致性、存儲一致性、同步、互連網路，以及圖形處理單元系統的單指令流多線程編程模型。本書最後部分提供了對多核體系結構領域專家的訪談記錄，從專家視角理解並行多核體系結構的發展過程和未來趨勢。本書在闡述過程中採用了「理論講解+案例分析+專家訪談」相結合的方式，視角獨特、內容新穎、方法獨到。本書的內容適用於電腦相關專業研究生、高年級本科生，以及受過電腦科學或工程訓練的專業人士。
作者介紹
(美)湯孟岩|譯者:錢德沛//楊海龍//王銳//欒鍾治//劉軼
目錄
譯者序
前言
縮寫詞表
第1章  多核體系結構概述
  1.1  多核體系結構的由來
  1.2  並行電腦概述
    1.2.1  並行電腦的Flynn分類法
    1.2.2  MIMD並行電腦分類
  1.3  未來的多核體系結構
  1.4  習題
  課堂習題
  課後習題
第2章  並行編程概述
  2.1  並行程序性能的限制因素
  2.2  並行編程模型
    2.2.1  共享存儲與消息傳遞模型的對比
    2.2.2  一個簡單的例子
    2.2.3  其他編程模型
  2.3  習題
  課後習題
第3章  共享存儲並行編程
  3.1  並行編程的步驟
  3.2  依賴分析
    3.2.1  循環級依賴分析
    3.2.2  迭代空間遍歷圖和循環傳遞依賴圖
  3.3  識別循環結構中的並行任務
    3.3.1  循環迭代間的並行和DOALL並行
    3.3.2  DOACROSS：循環迭代間的同步並行
    3.3.3  循環中語句間的並行
    3.3.4  DOPIPE：循環中語句間的流水線並行
  3.4  識別其他層面的並行
  3.5  通過演算法知識識別並行
  3.6  確定變數的範圍
    3.6.1  私有化
    3.6.2  歸約變數和操作
    3.6.3  準則
  3.7  同步
  3.8  任務到線程的映射
  3.9  線程到處理器的映射
  3.10  OpenMP概述
  3.11  習題
  課堂習題
  課後習題
第4章  針對鏈式數據結構的並行編程
  4.1  LDS並行化所面臨的挑戰
  4.2  LDS並行化技術
    4.2.1  計算並行化與遍歷
    4.2.2  針對數據結構的操作並行化
  4.3  針對鏈表的並行化技術
    4.3.1  讀操作之間的並行

    4.3.2  LDS遍歷中的並行
    4.3.3  細粒度鎖方法
  4.4  事務內存
  4.5  習題
  課堂習題
  課後習題
第5章  存儲層次結構概述
  5.1  存儲層次的意義
  5.2  高速緩存體系結構基礎
    5.2.1  數據放置策略
    5.2.2  數據替換策略
    5.2.3  數據寫策略
    5.2.4  多級高速緩存中的包含策略
    5.2.5  統一/分立/Banked高速緩存和高速緩存流水線
    5.2.6  高速緩存定址和旁路轉換緩衝
    5.2.7  非阻塞式高速緩存
  5.3  高速緩存性能
    5.3.1  高速緩存缺失的冪次定律
    5.3.2  棧距離特性
    5.3.3  高速緩存性能指標
  5.4  預取
    5.4.1  步長預取和順序預取
    5.4.2  多處理器系統中的預取
  5.5  多核體系結構中的高速緩存設計
  5.6  高速緩存的物理組成
    5.6.1  集中式高速緩存
    5.6.2  分散式高速緩存
    5.6.3  混合式高速緩存
  5.7  高速緩存的邏輯組成
    5.7.1  散列函數
    5.7.2  改善共享高速緩存的距離局部性
    5.7.3  私有高速緩存結構中的容量共享
  5.8  案例分析
    5.8.1  IBM Power7的存儲層次
    5.8.2  AMD Shanghai和Intel Barcelona處理器存儲層次的比較
  5.9  習題
  課堂習題
  課後習題
第6章  共享存儲多處理器簡介
  6.1  緩存一致性問題
  6.2  存儲一致性問題
  6.3  同步問題
  6.4  習題
  課堂習題
  課後習題
第7章  緩存一致性基礎
  7.1  概述
  7.2  基於匯流排的多處理器緩存一致性問題
    7.2.1  「寫直達」緩存的一致性協議
    7.2.2  「寫回」緩存的MSI協議

    7.2.3  「寫回」緩存的MESI協議
    7.2.4  「寫回」緩存的MOESI協議
    7.2.5  「寫回」緩存基於更新的協議
  7.3  緩存設計對緩存一致性性能的影響
  7.4  性能及其他實際問題
    7.4.1  預取和一致性缺失
    7.4.2  多級緩存
    7.4.3  偵聽過濾
  7.5  點對點互連網路上的廣播式協議
  7.6  習題
  課堂習題
  課後習題
第8章  對同步的硬體支持
  8.1  鎖的實現
    8.1.1  對鎖實現性能的評估
    8.1.2  對原子指令的需求
    8.1.3  TS鎖
    8.1.4  TTSL
    8.1.5  LL/SC鎖
    8.1.6  Ticket鎖
    8.1.7  ABQL
    8.1.8  各種鎖實現的量化比較
  8.2  柵障的實現
    8.2.1  翻轉感應集中式柵障
    8.2.2  組合樹柵障
    8.2.3  硬體柵障實現
  8.3  事務內存
  8.4  練習
  課堂習題
  課後習題
第9章  存儲一致性模型
  9.1  程序員的直覺
  9.2  保證順序一致性的體系結構機制
    9.2.1  在基於匯流排的多處理器中基本的SC實現
    9.2.2  改善SC性能的技術
  9.3  鬆弛的一致性模型
    9.3.1  安全網
    9.3.2  處理器一致性
    9.3.3  弱序
    9.3.4  釋放一致性
    9.3.5  惰性釋放一致性
  9.4  不同存儲一致性模型中的同步
  9.5  習題
  課堂習題
  課後習題
第10章  高級緩存一致性設計
  10.1  目錄式一致性協議
  10.2  目錄式一致性協議概覽
  10.3  目錄式緩存一致性協議基礎
  10.4  實現正確性和性能

    10.4.1  由目錄狀態不同步引起的競爭處理
    10.4.2  由對請求非實時處理引起的競爭處理
    10.4.3  寫傳播和事務串列化
    10.4.4  同步支持
    10.4.5  存儲一致性模型
  10.5  當前設計問題
    10.5.1  處理不精確的目錄信息
    10.5.2  一致性粒度
    10.5.3  系統劃分
    10.5.4  加速線程遷移
  10.6  習題
  課堂習題
  課後習題
第11章  互連網路體系結構
  11.1  鏈路、通道和延遲
  11.2  網路拓撲
  11.3  路由策略和演算法
  11.4  路由器體系結構
  11.5  案例研究：Alpha 21364網路體系結構
  11.6  多核設計的問題
  11.7  習題
  課堂習題
  課後習題
第12章  SIMT體系結構
  12.1  SIMT編程模型
  12.2  將SIMT工作負載映射到SIMT核上
  12.3  SIMT核體系結構
    12.3.1  標量ISA
    12.3.2  SIMD化/向量化：Warp構造
    12.3.3  細粒度多線程（Warp級並行）
    12.3.4  微體系結構
    12.3.5  流水線執行
    12.3.6  控制流處理
    12.3.7  內存系統
  12.4  習題
  課堂習題
  課後習題
第13章  專家訪談
參考文獻
索引

  • 商品搜索：
  • | 高級搜索
首頁│ 新手上路│ 客服中心│ 關於我們│ 聯絡我們│ Top↑│
Copyrightc 1999~2008 美商天龍國際圖書股份有限公司 臺灣分公司. All rights reserved.
營業地址:臺北市中正區重慶南路一段103號1F 105號1F-2F
讀者服務部電話：02-2381-2033 02-2381-1863　時間：週一-週五 10:00-17:00
　服務信箱：bookuu@69book.com 客戶、意見信箱:cs@69book.com
ICP證：浙B2-20060032